本文作者：立創(chuàng)開源硬件平臺 OSHWHub 用戶@Alpha-go，禁止商用，未經(jīng)許可禁止轉(zhuǎn)載，點(diǎn)擊查看原文章

1、工程描述

此示波器部分使用兩片AD9288（雙8位100M采樣率ADC），采并用交替采樣的方式使示波器能夠達(dá)到單通道最高400Msps、雙通道200Msps的采樣率。

波形發(fā)生器部分使用的是3PD5651，125M轉(zhuǎn)換速率，10bit的數(shù)據(jù)位寬，最高20MHz的正弦波輸出。

波形發(fā)生器輸出能夠通過雙頭BNC線直接接入示波器部分，供示波器測試使用。

2、模塊劃分

該系統(tǒng)硬件部分由FPGA核心板、便攜式示波器底板、便攜式示波器顯示板、擴(kuò)展數(shù)據(jù)采集模塊組成。



FPGA核心板：邏輯功能實(shí)現(xiàn)（Altera FPGA Cyclone IV EP4CE30）；

便攜式示波器底板：對波形預(yù)處理、任意信號生成；

便攜式示波器顯示板：功能與方向按鍵組合實(shí)現(xiàn)不同操作，LCD顯示信息；

擴(kuò)展數(shù)據(jù)采集模塊：擴(kuò)展一路AD9288_ADC模塊，模擬前端電路同底板相同。

系統(tǒng)總體方案框圖

3、項(xiàng)目圖片

3D預(yù)覽圖

未焊接PCB實(shí)物圖

PCB實(shí)物圖

作品實(shí)物圖

更多詳情及附件，可從原工程查看。

本文作者：立創(chuàng)開源硬件平臺 OSHWHub 用戶@Alpha-go，禁止商用，未經(jīng)許可禁止轉(zhuǎn)載